杨光锐 刘溪
摘 要：该文首次提出了一种具有辅助栅的U沟道无结场效应晶体管，通过研究各器件参数变化对所提出的新型器件性能造成的影响，来分析器件的电学特性。通过优化器件参数，关断状态时的反向泄漏电流会被有效减小，将优化后的器件与没有加辅助栅的U沟道无结场效应晶体管做对比仿真，得到它的I-V特性与亚阈值特性。该文中的所有仿真均使用Silvaco TCAD来完成。
关键词：U沟道无结 辅助栅 低泄漏电流 仿真优化
中图分类号：TN38 文献标识码：A 文章编号：1674-098X（2017）06（a）-0046-04
MOSFET按比例缩小到极端尺寸下会面临PN结制造工艺上的困难，而且器件性能会因为严重的短沟道效应恶化。无结场效应管是一种体内由同种物质均匀掺杂的晶体管，体内不存在任何金属结，这就会克服小尺寸下MOSFET中PN结生成所面临的由于自然分布与杂质散射等现象所需要进行复杂的热预算与超高的退火技术等挑战；而且无结场效应晶体管的有效沟道长度更长，对短沟道效应没那么敏感。无结场效应晶体管的一系列优点使其成为最有研究前景的现代半导体器件之一。无结场效应晶体管是通过栅极金属与半导体之间的功函数差来使沟道中的载流子全部耗尽实现器件的关断，所以，无结器件的厚度一般很薄，使器件关断容易；当器件的栅极加一定的偏压，沟道中的耗尽会减弱，器件中有部分载流子可以通过从源区流向漏区；栅极电压继续增大，当器件沟道中的耗尽完全消失时，此时器件处于平带状态，沟道完全开启；当栅极电压继续增加，沟道中就有了载流子的累积。以上所讲的导通过程适用于我们所提出的具有辅助栅的U沟道无结场效应晶体管，图1为带辅助栅的U沟道无结场效应晶体管的横截面示意图。
U溝道无结场效应晶体管与普通无结场效应晶体管相比，有两条额外的垂直沟道，此结构的优势在于，在芯片面积不变的情况下，器件拥有更长的有效沟道长度，而且在不占用额外芯片面积的前提下，可以通过改变源漏延长区的高度来改善器件的电学性能，所以，U沟道无结器件便于集成，将来可以大量使用于集成电路中。如图1中所示，在U沟道无结场效应晶体管的基础上增加了一条辅助栅，这条辅助栅会调节辅助栅两侧硅体中载流子的分布情况，一般采用高辅助栅电压，对减小泄漏电流有一定的帮助作用。
为了进一步了解U沟道无结场效应晶体管的性能特征，论文中以掺杂浓度为1018 cm-3的N型U沟道无结场效应晶体管为例，通过改变器件的相关参数对其进行仿真分析。如图1中所示的L为器件栅极的长度，设为6 nm；硅体的厚度tb设为6 nm；主栅厚度tmg设为6 nm；辅助栅厚度tag设为1 nm；栅介质厚度设为0.5 nm；主控栅与辅助栅之间的氧化层厚度t，ox设为4 nm；将辅助栅电压设为0.2 V，源漏电压设为0.5 V。调节源漏延长区高度，如图1中所示H，从2～20 nm，仿真结果如图2示。
从图2中可以观察到，源漏电流大小反比于源漏延长区高度，这是由于增大的源漏延长区实际上是扩展了源区经沟道到漏区的距离，在掺杂浓度不变的前提下，增大了源漏电阻值，总电压不变，电流自然会减小。随着源漏延长区以1 nm步长从2nm增加到4nm，器件的泄漏电流在以H每增加1 nm反向泄漏电流减小1个数量级的趋势变化，当H的值大于5 nm以后，这种减小趋势变得不再明显，当H大于10 nm以后，H的继续变小对泄漏电流的影响几乎可以忽略；正向导通电流对于H的变化并没有像泄漏电流一样敏感，为了确保器件拥有一个合理的导通电流，并结合从I-V曲线中提取出的亚阈值摆幅值，这里认为H等于5 nm是器件可以选择的最优值。
在确定了源漏延长区高度变化对器件性能造成的影响之后，将H的值固定为5 nm，其他参数不变，调节辅助栅电压从0.1～1.1 V，分析辅助栅电压的变化对器件性能造成的影响。仿真所得到的I-V特性曲线如图3所示。
从图3中可以得出结论，当其他参数固定只改变辅助栅电压时，器件的电流正比于辅助栅电压值。由于在常规U沟道无结场效应晶体管上增加一条辅助栅后，较高的辅助栅电压会对位于辅助栅周围的载流子以及电场进行一个再分布，器件中的各电极造成的电场相互交织影响，实际情况比较复杂。仿真过程中当辅助栅电压等于0.1 V或0.2 V时，由于辅助栅电压太小，它对主栅造成的电场分布的影响不大，所以，与器件加高辅助栅电压时电流的变化趋势有所不同。由于辅助栅电压对泄漏电流的影响较大，这里选择性能较好的曲线就要求其具有较低泄漏电流和较高的导通电流，再与对应的亚阈值摆幅相结合，辅助栅电压不易太大或太小。这里选择辅助栅电压为0.7 V为此次设计辅助栅电压的最优值。
将上边所得到的参数的最优值应用于具有辅助栅的U沟道无结晶体管上，将其与不带辅助栅的U沟道无结场效应晶体管作对比，所得的仿真结果如图4示，图4中（a）图为I-V特性曲线，图4中（b）图为对应关断状态时的电场强度分布曲线。
这里将不具有辅助栅的U沟道无结场效应晶体管的栅极厚度设为与具有辅助栅晶体管的主栅，辅助栅以及两栅之间的氧化层厚度的总和相等。仿真结果表明，具有辅助栅的U沟道无结场效应晶体管与不具有辅助栅的U沟道无结场效应晶体管相比，它的反向泄漏电流降低了将近一个数量级，而正向导通电流存在很小的降低，这就使得器件的ION-IOFF比增加了将近10倍，也就是说该文所提出的的新型结构不仅可以有效地减小器件的反向泄漏电流降低器件功耗，同时可以提升器件的开关特性。从图4中可以看出，加辅助栅以后器件的亚阈值特性几乎没有大的改变，辅助栅的增加对器件亚阈值特性没有起到有效的改善作用。图4中（b）图器件主栅加反向偏置时的沿着栅介质与硅体交界处的硅中从源到漏所截的电场强度分布图。从电场强度分布曲线中可以看出，具有辅助栅的U沟道无结场效应晶体管在靠近源区位置处有两个峰值电场，但是均小于不带辅助栅时的电场强度峰值；在靠近漏端处，增加了的辅助栅将原来靠近漏电极的电场峰值拉离了漏端，这就使得多发于此处的带带隧穿效应减小，从而得到更小的泄漏电流。
该文首次提出一种带有辅助栅的U沟道无结场效应晶体管。通过分析仿真结果可以得出改变器件的源漏延长区高度或调节器件辅助栅电压可以显著地减小器件的反向泄漏电流，同时会对亚阈值摆幅起到一定的改善作用。最后经过对比仿真，6 nm水平栅长下具有辅助栅的U沟道无结场效应晶体管与同等条件下的没有辅助栅的U沟道无结场效应晶体管相比，反向泄漏电流降低了一个数量级。
参考文献
[1]施敏.半导体器件物理[M].西安：西安交通大学出版社，2008.
[2]Wu M，Jin X，Chuai Rongyan，et al.Simulation study on short channel double-gate junctionless field-effect transistors[J].Journal of Semiconductors，2013（3）：35-42.
[3]Liu X，Wu M，Jin X，et al.Simulation study on deep nanoscale short channel junctionless SOI FinFETs with triple-gate or double-gate structures[J].Journal of Computational Electronics，2014，13（2）：509-514.
[4]Jin X，Wu M，Liu X，et al.A novel high performance junctionless FETs with saddle-gate[J].Journal of Computational Electronics，2015，14（3）：1-8.
