栏目分类:
子分类:
返回
名师互学网用户登录
快速导航关闭
当前搜索
当前分类
子分类
实用工具
热门搜索
名师互学网 > IT > 软件开发 > 后端开发 > Python

两年前做了一块国产FPGA试验板(片内MCU/FPGA/DDR都已调通)

Python 更新时间: 发布时间: IT归档 最新发布 模块sitemap 名妆网 法律咨询 聚返吧 英语巴士网 伯小乐 网商动力

两年前做了一块国产FPGA试验板(片内MCU/FPGA/DDR都已调通)

两年前我做了一块国产FPGA AG16KDDF256实验板,完成了一些测试(最近做了一块国产FPGA试验板 https://bbs.21ic.com/icview-2853980-1-1.html),证明这颗芯片还是可用的,后来由于种种原因搁置了下来。最近随着工作内容的变化,接触FPGA和Verilog变多了,感觉自己这方面的能力大增:) 于是,我又把这块板子拿出来了,继续之前没完成的尝试。首先用verilog在AG16K FPGA内实现了一个AHB slave register外设,有了它,MCU就可以通过这个接口与FPGA资源交互;然后在这个基础上打通了MCU<->片内DDR之间的通路,MCU已经可以32位宽度读写128Mb片内DDR了。
至此,一片芯片内的MCU,FPGA,DDR功能都调通了,以后做项目又多了一个选择。这个实验总算有始有终了,在此结贴!也欢迎对FPGA感兴趣的朋友一起交流,共同提高!

 

转载请注明:文章转载自 www.mshxw.com
本文地址:https://www.mshxw.com/it/314050.html
我们一直用心在做
关于我们 文章归档 网站地图 联系我们

版权所有 (c)2021-2022 MSHXW.COM

ICP备案号:晋ICP备2021003244-6号