理想情况下
- 4，8脚接电源输入
- 1脚接地
- 5脚电容接地，0.01μF的大小决定了触发器读取逻辑输入的频率大小
- 2，6脚接波型输入
- 3脚输出
ui等于低电平 1/3Vcc时触发
出发后将持续输出一段时间长度Tw=1.1RC的暂稳态（低电平）
其余时间输出维持高电平 约等于Vcc
不合理的（时间过长的）低电平信号输入
会因为读取频率不够快而在输出端出现一个短暂的下降尖峰
电源会持续不断的对电容进行充放电（当读取到电容两端电压趋于不变时，7,8脚的连接会分别短路与开路）
在电容充电时
2脚电压为低于2/3Vcc的持续上升的电平，此时会输出高电平
此时78开路
2脚电压为高于1/3Vcc的持续下降的电平，此时会输出高电平
此时78短路
其实质就是吧RC振荡电路的波形
改为了逻辑电路的0，1输出
使其可以被单片机用直接的引脚读出
而不需要再额外用到高速ADC，从而节省了成本
一般的题目会让你求高电平/一输出的占空比
