Vivado 学习记录

Error:Cannot read from 'out' object ***** use 'buffer' or 'inout'

       PC_out:out STD_LOGIC_VECTOR(7 downto 0));


                    if cs(6)='1' then       --increase 1
                        PC_out<=PC_out+1;
                    end if;

在VHDL里不能像C++一样任何变量都直接加1，输出值加1得有个中间变量

PC_out:out STD_LOGIC_VECTOR(7 downto 0));


variable temp:STD_LOGIC_VECTOR(7 downto 0):="00000000";


                    if cs(6)='1' then       --increase 1
                       temp:=temp+1;
                   end if;
                    PC_out<=temp;