栏目分类:
子分类:
返回
名师互学网用户登录
快速导航关闭
当前搜索
当前分类
子分类
实用工具
热门搜索
名师互学网 > IT > 软件开发 > 后端开发 > Java

IC ESD测试方法​

Java 更新时间: 发布时间: IT归档 最新发布 模块sitemap 名妆网 法律咨询 聚返吧 英语巴士网 伯小乐 网商动力

IC ESD测试方法​

IC的ESD测试方法

主要有四种ESD测试组合:

一. 输入/输出 pin相对于VDD/VSS测试。

 

注解:

(1)所有输入/输出PAD相对于地的正向ESD脉冲测试。

(2)所有输入/输出PAD相对于地的负向ESD脉冲测试。

(3)所有输入/输出PAD相对于电源的正向ESD脉冲测试。

(4)所有输入/输出PAD相对于电源的负向ESD脉冲测试。

二. Pin to Pin ESD测试

 

注解:

(1)每一个输入/输出相对于其他所有的输入/输出的正向ESD脉冲测试。

(2)每一个输入/输出相对于其他所有的输入/输出的负向ESD脉冲测试。

三. VDD to VSS ESD测试

 

注解:

(1)正的ESD电压出现在VDD脚,此时VSS脚接地,但所有I/O脚皆悬空。

(2)负的ESD电压出现在VDD脚,此时VSS脚接地,但所有I/O脚皆悬空。

四. Analog Pin ESD测试

在模拟IC内常有差动输入级(DifferenTIal Pair)。如OP的差动输入级的正负输入端连接到IC的Pin时,这两支输入脚要另外单独做R电放电测试,以验证该两支输入脚所连接的差动输入级会不会被静电放电所破坏。

 

注解:

(1)正的ESD电压出现在差动输入级的正输入脚位,此时差动输入级的负输入脚接地,其他所有I/O脚以及VDD,VSS脚皆悬空。

(2)负的ESD电压出现在差动输入级的正输入脚位,此时差动输入级的负输入脚接地,其他所有I/O脚以及VDD,VSS脚皆悬空。

转载请注明:文章转载自 www.mshxw.com
本文地址:https://www.mshxw.com/it/306882.html
我们一直用心在做
关于我们 文章归档 网站地图 联系我们

版权所有 (c)2021-2022 MSHXW.COM

ICP备案号:晋ICP备2021003244-6号