一.模块端口定义：
例：
module counter
(
input wire clk;
input wire ret_n;
output wire out_signal
);
（1）模块内容：
输入口：input【位宽-1:0】 端口号；
输出口：output【位宽-1:0】 端口号；
输入/输出口：inout【信号位宽-1:0】端口号；
二.模块内部信号定义：
reg类型（内部寄存器变量）
wire类型（组合逻辑信号变量）
一.模块端口定义：
例：
module counter
(
input wire clk;
input wire ret_n;
output wire out_signal
);
（1）模块内容：
输入口：input【位宽-1:0】 端口号；
输出口：output【位宽-1:0】 端口号；
输入/输出口：inout【信号位宽-1:0】端口号；
二.模块内部信号定义：
reg类型（内部寄存器变量）
wire类型（组合逻辑信号变量）
名师互学网 版权所有 (c)2021-2022 ICP备案号：晋ICP备2021003244-6号
