如何写出让CPU跑得更快的代码？

• 一、CPU缓存有多快？
• 二、CPU缓存的数据结构和读取过程是什么样的？
• 三、如何提升数据缓存的命中率？

• L1 Cache 通常会分为数据缓存和指令缓存。
• index0 也就是数据缓存，⽽ index1 则是指令缓存，它两的⼤⼩通常是⼀样的。
• L1 Cache 和 L2 Cache 都 是每个 CPU 核⼼独有的，⽽ L3 Cache 是多个 CPU 核⼼共享的。

其中时钟周期是CPU主频的倒数，比如2GHz主频的CPU，一个时钟周期是0.5ns。由图可知，CPU从L1Cache读取数据的速度，相比内存读取的速度，快快100多倍。

CPU缓存中的数据是按照一块一块从内存中读取过来的，这样一块一块的数据我们称为缓存块。
CPU读取数据时，先从缓存中找，找不到将内存中的数据读取到缓存中。
内存块的地址始终映射在⼀个缓存块的地址。
缓存块组成

• 索引
• 组标记信息
• 数据块
• 有效位：如果有效位是0，无论数据是否存在，CPU都会直接访问内存，重新加载数据

内存的访问地址

• 组标记
• 缓存块索引
• 偏移量

如果内存中的数据已经在缓存块中了，那CPU访问一个内存地址时候，会经历4给个步骤

1. 根据内存地址的索引信息，计算缓存块的索引，找出缓存块的地址。
2. 找到对应的缓存块之后，判断缓存块的有效位，如果无效，CPU直接访问内存，并重新加载数据。如果有效，则往下执行。
3. 对比内存地址中的组标记和缓存块中的组标记，确认缓存块中的数据是我们要访问的内存数据，如果不是，直接访问内存，重新加载数据，如果是，则继续往下执行。
4. 根据内存地址中偏移量的信息，从缓存块中读取对应的字。

• 数据缓存：我们在遍历数据的时候，应该按照内存布局的顺序操作，这是因为 CPU Cache 是根 据 CPU Cache Line 批量操作数据的，所以顺序地操作连续内存数据时，性能能得到有效的提升；
• 指令缓存：有规律的条件分⽀语句能够让 CPU 的分⽀预测器发ഀ作⽤，进⼀步提⾼执⾏的效 率；