2022年的小伙伴们正在积极备考，大多数考生对计算机综合（408）考研知识点都感到很茫然。研学长为大家按照2020年考研大纲的考察目标对计算机综合（408）考研知识点进行了系统化的整合。下面，各位考生就跟着研学长一起了解一下“2022年计算机（408）考研：计算机组成原理知识点汇总（上）”，希望能给各位考生带来帮助。
考研-计算机综合（408）-知识点01-主存储器与CPU的连接
1个存储器的芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有很大差距，所以需要在字向和位向进行扩充才能满足需要。根据存储器所需的存储容量和所提供的芯片的实际容量，可以计算出总的芯片数。一个存储器的容量为M×N位，若使用L×K位存储器芯片，那么，这个存储器共需要M/L×N/K存储器芯片。
（1）位扩展
位扩展指的是用多个存储器器件对字长进行扩充。位扩展的连接方式是将多片存储器的地址、片选己、读写控制端R/W可相应并联，数据端分别引出。
（2）字扩展
字扩展指的是增加存储器中字的数量。
静态存储器进行字扩展时，将各芯片的地址线、数据线、读写控制线相应并联，而由片选信号来区分各芯片的地址范围。
（3）字位扩展
实际存储器往往需要字向和位向同时扩充。
考研-计算机综合（408）-知识点02-双口RAM和多模块存储器
1.双端口存储器
双端口存储器是一种具有两个单独的读/写端口及控制电路的存储器，通过增加一个读/写端口，双端口存储器扩展了存储器的的信息交换能力。
2.多模块存储器
为了解决CPU与主存储器之间的速度匹配问题，在高速存储器中，普遍采用并行主存系统。即利用类似存储器扩展(位扩展、字扩展、字位扩展)的方法，将n个字长为W位的存储器并行连接，构建一个更大的存储器。并行主存有单体多字方式、多体并行方式和多体交叉方式。
3.高速缓冲存储器(Cache)
（1）程序访问的局部性
从大量的统计中得到的一个规律是，程序中对于存储空间90%的访问局限于存储空间的10%的区域中，而另外10%的访问则分布在存储空间的其余90%的区域中。这就是通常说的局部性原理。访存的局部性规律包括两个方面：
时间局部性：如果一个存储项被访问，则可能该项会很快被再次访问。
空间局部性：如果一个存储项被访问，则该项及其邻近的项也可能很快被访问。
（2）Cache的基本工作原理
Cache通常由两部分组成，块表和快速存储器。其工作原理是：处理机按主存地址访问存储器，存储器地址的高段通过主存-Cache地址映象机构借助查表判定该地址的存储单元是否在Cache中，如果在，则Cache命中，按Cache地址访问Cache。否则，Cache不命中，则需要访问主存，并从主存中调入相应数据块到Cache中，若Cache中已写满，则要按某种算法将Cache中的某一块替换出去，并修改有关的地址映象关系。
从这个工作原理我们可以看出，它已经涉及到了两个问题。首先是定位、然后是替换的问题。
Cache的存在对程序员是透明的。其地址变换和数据块的替换算法均由硬件实现。通常Cache被集成到CPU内以提高访问速度。
（3） Cache和主存之间的映射方式
因为处理机访问都是按主存地址访问的，而Cache的空间远小于主存，如何知道这一次的访问内容是不是在Cache中，在Cache中的哪一个位置呢? 这就需要地址映象，即把主存中的地址映射成Cache中的地址。让Cache中一个存储块(空间)与主存中若干块相对应，如此，访问一个主存地址时，就可以对应地知道在cache中哪一个地址了。地址映象的方法有三种：直接映象、全相联映象和组相联映象。
直接映象就是将主存地址映象到Cache中的一个指定地址。任何时候，主存中存储单元的数据只能调入到Cache中的一个位置，这是固定的，若这个位置已有数据，则产生冲突，原来的块将无条件地被替换出去。
全相联映象就是任何主存地址可映象到任何Cache地址的方式。在这种方式下，主存中存储单元的数据可调入到Cache中的任意位置。只有在Cache中的块全部装满后才会出现块冲突。
考研-计算机综合（408）-知识点03-虚拟存储器
1. 虚拟存储器的基本概念
虚拟存储器是主存的扩展，虚拟存储器的空间大小取决于计算机的访存能力而不是实际外存的大小，实际存储空间可以小于虚拟地址空间。从程序员的角度看，外存被看作逻辑存储空间，访问的地址是一个逻辑地址(虚地址)，虚拟存储器使存储系统既具有相当于外存的容量又有接近于主存的访问速度。
虚拟存储器的访问也涉及到虚地址与实地址的映象、替换算法等，这与Cache中的类似，前面我们讲的地址映象以块为单位，而在虚拟存储器中，地址映象以页为单位。设计虚拟存储系统需考虑的指标是主存空间利用率和主存的。
虚拟存储器与Cache存储器的管理方法有许多相同之处，它们都需要地址映象表和地址变换机构。但是二者也是不同的。
虚拟存储器的三种不同管理方式：按存储映象算法，分为段式、页式和段页式等，这些管理方式的基本原理是类似的。
2. 页式虚拟存储器
页式管理:是把虚拟存储空间和实际空间等分成固定大小的页，各虚拟页可装入主存中的不同实际页面位置。页式存储中，处理机逻辑地址由虚页号和页内地址两部分组成，实际地址也分为页号和页内地址两部分，由地址映象机构将虚页号转换成主存的实际页号。
页式管理用一个页表，包括页号、每页在主存中起始位置、装入位等。页表是虚拟页号与物理页号的映射表。页式管理由操作系统进行，对应用程序员的透明的。
3. 段式虚拟存储器
段式管理: 把主存按段分配的存储管理方式。它是一种模块化的存储管理方式，每个用户程序模块可分到一个段，该程序模块只能访问分配给该模块的段所对应的主存空间。段长可以任意设定，并可放大和缩小。
系统中通过一个段表指明各段在主存中的位置。段表中包括段名(段号)、段起点、装入位和段长等。段表本身也是一个段。段一般是按程序模块分的。
4. 段页式虚拟存储器
段页式管理:是上述两种方法的结合，它将存储空间按逻辑模块分成段，每段又分成若干个页，访存通过一个段表和若干个页表进行。段的长度必须是页长的整数倍，段的起点必须是某一页的起点。
5. TLB(快表)
在虚拟存储器中进行地址变换时，需要虚页号变换成主存中实页号的内部地址变换，这一般通过查内页表实现。当表中该页对应的装入位为真时，表示该页在主存中，可按主存地址问主存;如果装入位为假时，表示该页不在存储器中，就产生页失效中断，需从外存调入页。
中断处理时先通过外部地址变换，一般通过查外页表，将虚地址变换为外存中的实际地址，到外存中去选页，然后通过I/0通道调入内存。当外存页面调入主存中时还存在一个页面替换略的问题。
提高页表的访问速度是提高地址变换速度的关键。因为，每次访存都要读页表，如果页存放在主存中，就意味着访存时间至少是两次访问主存的时间，这样查表的代价大大。只有内部地址变换速度提高到使访问主存的速度接近于不采用虚拟存储器时的访主存速度时，虚拟存储器才能实用。
根据访存的局部性，表内各项的使用的概率不是均匀分布的。在一段时间内，可能只用表中的很少几项，因此应重点提高使用概率高的这部分页表的访问速度，可用快速硬件构成全表小得多的部分表格，而将整个表格放在主存中，这就引出了快表和慢表的概念和技术。这样，虚地址到实地址的变换方法如后图所示。
查表时，根据虚页表同时查找快表和慢表，当在快表中查到该虚页号时，就能很快找到对应的实页号，将其送入主存实地址寄存器，同时使慢表的查找作废，这时主存的访问速度没降低多少。
如果在快表中查不到，则经过一个访主存的时间延迟后，将从慢表中查到的实页送入实地址寄存器，同时将此虚页号和对应的实页号送入快表，这里也涉及到用一个替换算法从快表中替换出一行。
快表的存在对所有的程序员都是透明的。
考研-计算机综合（408）-知识点04-指令格式
1. 指令的基本格式
计算机是通过执行指令来处理各种数据的。为了指出数据的来源、操作结果的去向及所执行的操作，一条指令必须包含下列信息：
(1)操作码，具体说明了操作的性质及功能。
(2)操作数的地址。
(3)操作结果的存储地址。
(4)下一条指令的地址。
从上述分析可知，一条指令实际上包括两种信息即操作码和地址码。
操作码(operation code)用来表示该指令所要完成的操作(如加、减、乘、除、数据传送等)，其长度取决于指令系统中的指令条数。
地址码用来描述该指令的操作对象，或者直接给出操作数或者指出操作数的存储器地址或寄存器地址(即寄存器名)。
2. 定长操作码指令格式
（1）零地址指令
OPCODE——操作码
指令中只有操作码，而没有操作数或没有操作数地址。这种指令有两种可能：
无需任何操作数，如空操作指令，停机指令等。
所需的操作数是默认的。如堆栈结构计算机的运算指令，所需的操作数默认在堆栈中，由堆栈指针SP隐含指出，操作结果仍然放回堆栈中。又如Intel 8086的字符串处理指令，源、目的操作数分别默认在源变址寄存器SI和目的变址寄存器DI所指定的存储器单元中。
（2）地址指令
OPCODE——操作码
A——操作数的存储器地址或寄存器名
指令中只给出一个地址，该地址既是操作数的地址，又是操作结果的存储地址。如加1，减1和移位等单操作数指令均采用这种格式，对这一地址所指定的操作数执行相应的操作后，产生的结果又存回该地址中。
在某些字长较短的微型机中(如早期的Z80，Intel8080，MC6800等)，大多数算术逻辑指令也采用这种格式，第一个源操作数由地址码A给出，第二个源操作数在一个默认的寄存器中，运算结果仍送回到这个寄存器中，替换了原寄存器内容，通常把这个寄存器称累加器。
（3）二地址指令
OPCODE——操作码
A1——第一个源操作数的存储器地址或寄存器地址。
A2——第二个源操作数和存放操作结果的存储器地址或寄存器地址。
这是最常见的指令格式，两个地址指出两个源操作数地址，其中一个还是存放结果的目的地址。对两个源操作数进行操作码所规定的操作后，将结果存入目的地址，在本例中即为A2指定的地址
（4）三地址指令
OPCODE——操作码
A1——第一个源操作数的存储器地址或寄存器地址
A2——第二个源操作数的存储器地址或寄存器地址
A3——操作结果的存储器地址或寄存器地址
其操作是对A1，A2指出的两个源操作数进行操作码(OPCODE)所指定的操作，结果存入A3中。
（5）多地址指令
在某些性能较好的大、中型机甚至小型机中，往往设置一些功能很强的，用于处理成批数据的指令，如字符串处理指令，向量、矩阵运算指令等。
为了描述一批数据，指令中需要多个地址来指出数据存放的首地址、长度和下标等信息
3. 扩展操作码指令格式
设某机器的指令长度为16位，包括4位基本操作码字段和三个4位地址字段，其格式下：
OPCODE(4) A1(4) A2(4) A3(4)
4位基本操作码有16个码点(即有16种组合)，若全部用于表示三地址指令，则只有16条。但是，若三地址指令仅需15条，两地址指令需15条，一地址指令需15条，零地址指令需16条，共61条指令，应如何安排操作码?
显然，只有4位基本操作码是不够的，必须将操作码的长度向地址码字段扩展才行。
一种可供扩展的方法和步骤如下：
(1)15条三地址指令的操作码由4位基本操作码从0000～1110给出，剩下一个码点1111用于把操作码扩展到A1，即4位扩展到8位;
(2)15条二地址指令的操作码由8位操作码从11110000～11111110给出，剩下一个码点11111111用于把操作码扩展到A2，即从8位扩展到12位;
(3)15条一地址指令的操作码由12位操作码从111111110000～111111111110给出，剩下的一个码点111111111111用于把操作码扩展到A3，即从12位扩展到16位;
(4)16条零地址指令的操作码由16位操作码从1111111111110000～1111111111111111给出。
考研-计算机综合（408）-知识点05-指令的寻址方式
1. 有效地址的概念
操作数的真实地址称为有效地址，记做EA，它是寻址方式和形式地址共同来决定的。
2. 数据寻址和指令寻址
寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令的地址，与硬件结构密切相关，寻址方式分为指令寻址和数据寻址两大类
指令寻址分为顺序寻址和跳跃寻址两种。
顺序寻址可以通过程序计数器PC加1自动形成下一条指令的地址，跳跃寻址则通过转移类指令实现，是通过对PC的运算得到新的下一条指令的地址。
3. 常见寻址方式
（1）立即寻址
所需的操作数由指令的地址码部分直接给出，就称为立即数(或直接数)寻址方式。这种方式的特点是取指时，操作码和一个操作数同时被取出，不必再次访问存储器，提高了指令的执行速度。但是由于这一操作数是指令的一部分，不能修改，而一般情况下，指令所处理的数据都是在不断变化的(如上条指令的执行结果作为下条指令的操作数)，故这种方式只能适用于操作数固定的情况。通常用于给某一寄存器或存储器单元赋初值或提供一个常数等。
（2）直接寻址
指令的地址码部分给出操作数在存储器中的地址。
（3）隐含寻址
操作数的地址隐含在操作码或者某个寄存器中。
（4）间接寻址
在寻址时，有时根据指令的地址码所取出的内容既不是操作数，也不是下一条要执行的指令，而是操作数的地址或指令的地址，这种方式称为间接寻址或间址。
（5）寄存器寻址
计算机的中央处理器一般设置有一定数量的通用寄存器，用以存放操作数、操作数的地址或中间结果。假如指令地址码部分给出某一通用寄存器地址，而且所需的操作数就在这一寄存器中，则称为寄存器寻址。通用寄存器的数量一般在几个至几十个之间，比存储单元少很多，因此地址码短，而且从寄存器中存取数据比从存储器中存取快得多，所以这种方式可以缩短指令长度、节省存储空间，提高指令的执行速度，在计算机中得到广泛应用。
（6）寄存器间接寻址
寄存器中给出的是操作数的地址，因此还需要访问一次存储器才能得到操作数。
（7）基址寻址
在计算机中设置一个专用的基址寄存器，或由指令指定一个通用寄存器为基址寄存器。操作数的地址由基址寄存器的内容和指令的地址码A相加得到
（8）变址寻址
指令地址码部分给出的地址A和指定的变址寄存器X的内容通过加法器相加，所得的和作为地址从存储器中读出所需的操作数。这是几乎所有计算机都采用的一种寻址方式。
（9）相对寻址
把程序计数器PC的内容(即当前执行指令的地址)与指令的地址码部分给出的位移量(disp)之和作为操作数的地址或转移地址，称为相对寻址。
主要用于转移指令，执行本条指令后，将转移到(PC)+disp，(PC)为程序计数器的内容。相对寻址有两个特点：
转移地址不是固定的，它随着PC值的变化而变化，并且总是与PC相差一个固定值disp，因此无论程序装人存储器的任何地方，均能正确运行，对浮动程序很适用。
位移量可正、可负，通常用补码表示。如果位移量为n位，则这种方式的寻址范围在(PC)-2n-1 ～(PC)+2n-1-1之间
计算机的程序和数据一般是分开存放的，程序区在程序执行过程中不允许修改。在程序与数据分区存放的情况下，不用相对寻址方式来确定操作数地址。
（10）堆栈寻址
在一般计算机中，堆栈主要用来暂存中断和子程序调用时现场数据及返回地址，用于访问堆栈的指令只有压入(即进栈)和弹出(即退栈)两种，它们实际上是一种特殊的数据传送指令：
压入指令(PUSH)是把指定的操作数送入堆栈的栈顶;
弹出指令(POP)的操作刚好相反，是把栈顶的数据取出，送到指令所指定的目的地。
一般的计算机中，堆栈从高地址向低地址扩展，即栈底的地址总是大于或等于栈顶的地址(也有少数计算机刚好相反)当执行压入操作时，首先把堆栈指针(SP)减量(减量的多少取决于压入数据的字节数，若压入一个字节，则减1;若压入两个字节，则减2，以此类推)，然后把数据送人SP所指定的单元;当执行弹出操作时，首先把sp所指定的单元(即栈顶)的数据取出，然后根据数据的大小(即所占的字节数)对SP增量。
考研-计算机综合（408）-知识点06-CPU的功能和基本结构
CPU主要是由运算器和控制器组成，由于运算器部分在第二部分介绍过，所以本节主要介绍控制器的组成和工作原理。
1.控制器的功能
计算机对信息进行处理(或计算)是通过程序的执行而实现的，程序是完成某个确定算法的指令序列，要预先存放在存储器中。控制器的作用是控制程序的执行，它必须具有以下基本功能：
（1）取指令 （2）分析指令 （3）执行指令
计算机不断重复顺序执行上述三种基本操作：取指、分析、执行;再取指、再分析、再执行，如此循环，直到遇到停机指令或外来的干预为止。
（4）控制程序和数据的输入与结果输出
根据程序的安排或人的干预，在适当的时候向输入输出设备发出一些相应的命令来完成I/O功能，这实际上也是通过执行程序来完成的。
（5）对异常情况和某些请求的处理
当机器出现某些异常情况，诸如算术运算的溢出和数据传送的奇偶错等;或者某些外来请求，诸如磁盘上的成批数据需送存储器或程序员从键盘送入命令等，此时由这些部件或设备发出：“中断请求”信号或DMA请求信号。
2.控制器的组成
根据对控制器功能分析，得出控制器的基本组成如下：
（1）程序计数器(PC)
即指令地址寄存器。在某些计算机中用来存放当前正在执行的指令地址;而在另一些计算机中则用来存放即将要执行的下一条指令地址;而在有指令预取功能的计算机中，一般还需要增加一个程序计数器用来存放下一条要取出的指令地址。
有两种途径来形成指令地址，其一是顺序执行的情况，通过程序计数器加“1”形成下一条指令地址(如存储器按字节编址，而指令长度为4个字节，则加“4”)。其二是遇到需要改变顺序执行程序的情况，一般由转移类指令形成转移地址送往程序计数器，作为下一条指令的地址。
（2）指令寄存器(IR)
用以存放当前正在执行的指令，以便在指令执行过程中，控制完成一条指令的全部功能。
（3）指令译码器或操作码译码器
对指令寄存器中的操作码进行分析解释，产生相应的控制信号。
在执行指令过程中，需要形成有一定时序关系的操作控制信号序列，为此还需要下述组成部分。
脉冲源及启停线路：脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲，是机器周期和工作脉冲的基准信号，在机器刚加电时，还应产生一个总清信号(reset)。启停线路保证可靠地送出或封锁时钟脉冲，控制时序信号的发生或停止，从而启动机器工作或使之停机。
时序控制信号形成部件：当机器启动后，在CLK时钟作用下，根据当前正在执行的指令的需要，产生相应的时序控制信号，并根据被控功能部件的反馈信号调整时序控制信号。例如，当执行加法指令时，若产生运算溢出的异常情况，一般不再执行将结果送入目的寄存器(或存储单元)的操作，而发出中断请求信号，转入中断处理;又如执行条件转移指令时，根据不同的条件产生不同的控制信号，从而进入适当的程序分支。
考研-计算机综合（408）-知识点07-指令执行过程
1.指令执行的时序
计算机工作的过程是取指令、分析指令、执行指令三个基本动作的重复。考虑到所有的器件中(寄存器、存储器)存储器的速度最慢，因此，取最慢的器件工作时间(周期)作为整个工作的最长同步标准。
计算机的工作时序是按照存储器的工作周期划分的。每个存储器工作周期又称为机器周期。因此，每个机器周期至少完成一个基本操作。一般最长的操作是访问存储器(读/写)，这个时间也用于访问外设接口(寄存器)。如果，某个操作，比如利用运算器执行一次运算，如果不访问存储器，即使占用的时间很短，但是，也必须为其划分一个机器周期。因此，机器周期是计算时序划分的最大单位。
现在我们为计算机的执行时间进行最基本的划分：由于计算机不断地重复执行每个指令，所以，我们将执行的时间划分为一条一条指令执行所占用的时间，如下：
执行指令执行指令执行指令执行指令执行指令
我们将每指令占用的时间称为指令周期。由于每条指令的功能不一样，因此执行的时间也不同，指令周期长短不一样。
而每条指令的执行，又可以是取指令，分析指令，执行指令。由于取指令必须访问存储器，所以占用一个机器周期。分析指令是由指令译码电路完成的，所占用的时间极短，无需分配一个完整的机器周期。一般是在取指周期后期(结束之前的很短时间内)就可以完成。指令的执行较为复杂：可能不访问存储器;访问一次存储器;访问两次存储器等。因此，可能是一个机器周期到几个机器周期。
因此，每条指令的执行过程如下：
取指周期执行周期执行周期执行周期执行周期
第一个机器周期总是取指周期，而指令的地址总是从PC中获得，当发出读取存储器命令后，指令总是从数据总线DB送回，CPU接受到指令之后，将指令放在指令寄存器IR之中。指令在IR中一直保留到取下一条指令为止。
第二个机器周期开始，根据指令有所不同：
执行一次ALU运算：分配一个机器周期。
执行访问一次存储器：分配一个机器周期。
所以，根据指令执行的不同情况，将会得到不同指令执行所占用的机器周期。
根据每个机器周期完成的任务不同，我们将每个机器周期按照任务命名。如同用取指周期命名第一个机器周期一样。
2.指令执行过程举例
假设指令格式如下：
操作码rs,rdrs1imm(Disp)
rs，rd，rsl为通用寄存器地址;imm(或disp)为立即数(或位移量)。
加法指令功能：将寄存器(rs)中的一个数与存储器中的一个数(其地址为(rsl)+disp)相加，结果放在寄存器rd中,rs与rd为同一寄存器。
加法指令完成以下操作:
①取指周期
从存储器取指令，送入指令寄存器，并进行操作码译码(分析指令)。
程序计数器加1，为下一条指令作好准备。
控制器发出的控制信号：PC→AB，W/R=0，M/IO=1;DB→IR;PC+1。
②计算地址周期
计算数据地址，将计算得到的有效地址送地址寄存器AR。
控制器发出的控制信号：rsl→GR，(rsl)→ALU，disp→ALU(将rsl的内容与disp送ALU);“+”(加法命令送ALU);ALU→AR(有效地址送地址寄存器)。
③取数周期
到存储器取数。
控制器发出的控制信号：AR→AB，W/R=0，M/IO=1;DB→DR(将地址寄存器内容送地址总线，同时发访存读命令，存储器读出数据送数据总线后，打入数据寄存器)。
④执行周期
进行加法运算，结果送寄存器，并根据运算结果置状态位N，Z，V，C。
控制器送出的控制信号：rs,rd→GR， (rs)→ALU，DR→ALU(两个源操作数送ALU);
ALU→rd(运算结果送寄存器rd)
以上就是研学长整理的“2022年计算机（408）考研：计算机组成原理知识点汇总（上）”，希望能给各位考生带来帮助。心专注研学长公众号，回复“真题”，更多考研信息尽在研学长考研网公众号！
