怎样设计社分析一个组合逻辑电路

无时序的组合逻辑,直接HDL找软件生成好了。如果有延迟要求,把需要关注的PATH和时间确定下来,约束一下好了。