Verilog中的assign以及always
Verilog中的assign以及always1.我想给reg a赋值为1, assign a=1'b1;但是不知道为什么他总是报错2.还有always@(posedge clk&a)能不能这么写?clk表示时钟,a表示我赋的值,a在always中不断被赋值,一次always中a被赋一次值,这样,always 是否能够在a变成0之前始终执行呢?求大神释疑
最佳回答
笨笨的茉莉
2026-04-09 02:58:10
1、reg是always块里用的,要用在时序逻辑里,不能用组合逻辑assign定义。2、always@（posedge clk&a）一般没有这么写的。always@（这里要写条件,循环执行语句的条件）,比如说你要在clk上升沿时执行赋值语句,那么就在里面填写posedge clk,如果你要在a变化一次时在always块里的语句执行一次可以在括号里面只写a。说明执行条件是a的变化。a不能既是输出又是执行语句条件。如果是那样的话,那么你可以在always块里写成if(a)begin下面是要循环的语句end如果a是0那么就会自动跳出
最新回答共有2条回答
-
2026-04-09 02:58:10单纯的含羞草
回复1、reg是always块里用的,要用在时序逻辑里,不能用组合逻辑assign定义。2、always@（posedge clk&a）一般没有这么写的。always@（这里要写条件,循环执行语句的条件）,比如说你要在clk上升沿时执行赋值语句,那么就在里面填写posedge clk,如果你要在a变化一次时在always块里的语句执行一次可以在括号里面只写a。说明执行条件是a的变化。a不能既是输出又是执行语句条件。如果是那样的话,那么你可以在always块里写成if(a)begin下面是要循环的语句end如果a是0那么就会自动跳出
热门文章
- 康达学院专转本五年制
- 高考一个考场分ab卷吗
- not only but also用法
- 某物体做自由落体运动，从释放开始计时，则物体在前2s内的平均速度为______m/s，物体下落2m时的速度大小为______m/s．
- 三角函数公式大全表格
- 地理中考必背知识点2022
- 2013-2014学年小学六年级科学上学期期末考试试卷及答案
- 人教版2014-2015学年小学五年级英语第二学期期中教学质量检测试卷及答案
- 【Linux驱动开发】设备树详解（二）设备树语法详解
- 别跟客户扯细节
- 在别的城市买房子能落户吗
- 卖房前要把装修贷还完吗
- 高中政治教学提高教学效果的方法探究
- “互联网+”背景下的初中英语课堂教学改革与创新策略研究
- 2022年终止合同范本
- 租房合同范本范文
- 如何挑选土豆
- 如何挑选土鸡