数字电路TTL与非门输入端带负载的问题.如图

TTL Logic level  '0'低电平 在 0V 与 0。8V 之间; level '1' 高电平在 2。2V 与 5。0V 之间。(1) V11 (A)悬空 = logic 1,  V12(B) = logic 1 (悬空);(2) V11 (A)接 0。2V 低电平, V12也被拖低至0。6V (logic 0), 因A, B内部相通;(3) V11 (A)接 3。2V 高电平, V12(B) = logic 1 (悬空);(4) V11 经 51 Ohm接地, I be (基极电流) 约有 1。6mA, 放V11电平是0。08V,  V12也被拖低至0。6V (logic 0),(5) V11 经 10k Ohm接地, I be (基极电流) 约有 1。6mA, 放V11电平是 接近 5V令V12 保持在悬空(logic 1)的电平。