一位全减器:怎样设计一个全减器电路？

1.怎样设计一个全减器电路？

网页链接

2.什么是一位二进制全减器

全减器就是带借位的减法器，这个减法器是做一位二进制减法的。Y=A-B-（借位位）。

3.设计一1位全减器，A为被减数，B为减数，C为来自低位的信号，差为D，向高位借位信号为P

可能有细节出错，挖了下坟纯粹是因为看不惯别人的回答，本来是想找下答案对比的。

4.一位二进制全减器真值表怎么得到啊，死活

你可以参考一下2013年10月底的一个百度知道答复：网页链接

5.给出1位全减器的verilog描述（过程描述）

被减数 a减数 b借位输入carry_in输出：当前位结果 c借位输出 carry_out1.先看借位输入出 carry_out当被减数a 小于 借位输入carry_in与减数b之和时需要借位assign carry_out = (a & carry_in & b) | (!a & (carry_in | b));当a为1时，需要carry_in和b都为1才需要借位。如果a为0,

6.用译码器138实现构成一位二进制全减器。。

A,B,CI输入译码器的三个输入端真值表如下A B C F 0 0 0 00 0 1 1X0 1 0 1X0 1 1 0X1 0 0 11 0 1 01 1 0 01 1 1 1X解释下真值表：输出F是0的话加个非门。

7.用译码器74LS138实现构成一位二进制可控全加全减器，K=0全加，K=1全减。

先列状态转移图，之后是真值表 减法的是输入A，B,J.输出D=Em（1，3。